在邏輯芯片制作工藝上的分辨率和丈量速度具有優(yōu)勢。任何不妥的偏移 
，所得到丈量成果與均勻值的規(guī)范差錯(σ) 。但趨勢不行逆轉(zhuǎn) 。其要害光刻層的套刻差錯要小于5nm[1]；

7nm制程的要害層套刻差錯要求已降至3nm以內(nèi)；

5nm和3nm等更先進(jìn)的制程