自2020年起 ，且目標(biāo)要求遠(yuǎn)超本鄉(xiāng)競品 。零部件規(guī)劃與選型和軟件算法適配等多個(gè)層面歸納考量，TIS（tool induced shift）指套刻丈量設(shè)備針對同一套刻標(biāo)識分別在旋轉(zhuǎn)180°前后做丈量，外圈較亮的條形圖畫為前一層（參閱層）的套刻標(biāo)識經(jīng)過顯影、電 
、因?yàn)镋UV光刻機(jī)的供給受限，而實(shí)踐不同制程的邏輯工藝所要求的套刻差錯(cuò)如下[1]
：

• 28nm邏輯電路的要害層套刻差錯(cuò)要求在6nm以內(nèi)；
• 進(jìn)入14nm以下制程后